DDR信號質(zhì)量專家測試，信號完整性測試，時(shí)序測試

DDR 引腳說明

為了幫助我們認(rèn)識，而且不同的功能引腳有不同的要求，DDR3物理引腳可劃分為4類：地址總線、數(shù)據(jù)總線、控制線、電源與參考電壓。

1.數(shù)據(jù)線

1）DQ[13:0] 數(shù)據(jù)總線：

2）DQS，DQS＃ 數(shù)據(jù)選通：
用于數(shù)據(jù)同步，讀時(shí)是輸出,邊緣與讀出的數(shù)據(jù)對齊。寫時(shí)是輸入,中心與寫數(shù)據(jù)對齊。

3）TDQS,TDQS# 數(shù)據(jù)選通：
功能與DQS相同，只是當(dāng)兩種不同的DIMM混合應(yīng)用在同一個(gè)系統(tǒng)時(shí)，DQS的負(fù)載就會不同，這樣會造成信號完整性問題，TDQS就是為了解決這個(gè)問題的。當(dāng)TDQS使能時(shí),DM禁止,TDQS和TDDS提供終端電阻。注意：TDQS與DM共用一個(gè)物理引腳。

4）DM 數(shù)據(jù)屏蔽：
DM是寫數(shù)據(jù)的輸入屏蔽信號,在寫期間,當(dāng)伴隨輸入數(shù)據(jù)的DM信號被采樣為高時(shí),輸入數(shù)據(jù)被屏蔽。然DM僅作為輸入腳,但是,DM負(fù)載被設(shè)計(jì)成與DQ和DQS腳負(fù)載相匹配。DM的參考值是 VREFCA引腳。注意: DQS與DM共用一個(gè)物理引腳，所以DM可選作為TDQS。

2.地址線

1）A[14:0] 地址總線:
為地址輸入，為 ACTIVATE命令提供行地址,同時(shí)為READ/WRTE命令提供列地址和自動預(yù)充電位(A10),以便從某個(gè)Bank的內(nèi)存陣列里選出一個(gè)位置。LOAD MODE命令期間,地址輸入提供一個(gè)操作碼。地址輸入的參考值是 VREFCA引腳。
A12/BC#: 在模式寄存器(MR)使能時(shí),A12在READ和 WRITE命令期間被采樣,以決定burst chop(on-the-fly)是否會被執(zhí)行(HIGH=BL8執(zhí)行 burst chop),或者LoW-BC4不執(zhí)行 burst chop。

2）BA[2:0] bank選通線： 確定要操作的Bank，參考值是ⅤREFCA引腳。

3.命令&控制&時(shí)鐘

• 1）CKE 時(shí)鐘使能引腳(輸入)：
  CKE為高電平時(shí)，啟動內(nèi)部時(shí)鐘信號、設(shè)備輸入緩沖以及輸出驅(qū)動單元。CKE低電平時(shí)則關(guān)閉上述單元。當(dāng)CKE為低電平時(shí)，可使設(shè)備進(jìn)入PRECHARGE POWER DOWN、SELF-REFRESH以及ACTIVE POWER DOWN模式。CKE與SELF REFRESH退出命令是同步的。在上電以及初始化序列過程中，VREFCA與VREF將變得穩(wěn)定，并且在后續(xù)所有的操作過程中都要保持穩(wěn)定，包括SELF REFRESH過程中。CKE必須在讀寫操作中保持穩(wěn)定的高電平。在POWER DOWN過程中，除CK_t，CK_c，ODT以及CKE以外的所有輸入緩沖都是關(guān)閉的。在SELF REFRESH過程中，除CKE以外的所有輸入緩沖都是關(guān)閉的。在正時(shí)鐘上升邊沿采樣。

• 2）CK. CK# 差分時(shí)鐘信號(輸入)：
  差分時(shí)上鐘輸入,所有控制和地址輸入信號在CK上升沿和CK#的下降沿交叉處被采樣,輸出數(shù)據(jù)選通(DQs,DQS#)參考與CK和CK#的交叉點(diǎn)。

• 3）CS# 片選信號：
  使能(低)和禁止(高）命令譯碼,當(dāng)CS#為低時(shí)DDR芯片使能、CS#的參考值是 VREFCA引腳。

• 4） RAS＃,CAS＃,WE#：這3個(gè)信號,連同CS#,定義一個(gè)命令,其參考值是ⅤREFCA。

• 6）RESET# 復(fù)位信號: 低位有效,參考值是VSS,復(fù)位的斷言是異步的

• 7）ODT 片上終端使能：
  ODT使能(高)和禁止(低)片內(nèi)終端電阻，在常操作使能時(shí),ODT僅對下面的引腳有效:DQ[7：0]、DQS、DQS#和DM。如果通過LOADMODE命令禁止,ODT輸入被忽略。ODT的參考值是VREFCA引腳。

• 8）ZQ#： 輸出驅(qū)動校準(zhǔn)的外部參考，這個(gè)引腳應(yīng)該連接240歐姆電阻到VSSQ。