RD數(shù)據(jù)讀測試,DDR2DDR3一致性測試,外包信號完整性測試實(shí)驗(yàn)室
匹配電阻的布局
為了提高信號質(zhì)量，地址、控制信號一般要求在源端或終端增加匹配電阻；數(shù)據(jù)信號可以通過調(diào)節(jié)ODT 來實(shí)現(xiàn)，一般不加電阻。布局時要注意電阻的擺放，到電阻端的走線長度對信號質(zhì)量有影響。布局原則如下：
對于源端匹配電阻靠近CPU（驅(qū)動）放，而對于并聯(lián)端接則靠近負(fù)載端。
而對于終端VTT上拉電阻要放置在相應(yīng)網(wǎng)絡(luò)的末端，即靠近后一個DDR3顆粒的位置放置（T拓?fù)浣Y(jié)構(gòu)是靠近大T點(diǎn)放置）；注意VTT上拉電阻到DDR3顆粒的走線越短越好；走線長度小于500mil；每個VTT上拉電阻對應(yīng)放置一個VTT的濾波電容（多兩個電阻共用一個電容）；VTT電源一般直接在元件面同層鋪銅來完成連接，所以放置濾波電容時需要兼顧兩方面，一方面要保證有一定的電源通道，另一方面濾波電容不能離上拉電阻太遠(yuǎn)，以免影響濾波效果。
------------------------------------
