2．管腳功能描述
來處理命令、地址、控制信號和時鐘。FLY_BY的拓?fù)浣Y(jié)構(gòu)可以有效的減少stub的數(shù)量和他們的長度，
但是卻會導(dǎo)致時鐘和strobe信號在每個芯片上的flight time skew,這使得控制器（FPGA或者CPU）
很難以保持Tdqss ,tdss和tdsh這些時序。這樣，ddr3支持write leveling這樣一個特性，
來允許控制器來補償傾斜（flight time skew）。存儲器控制器能夠用該特性和從DDR3反饋的數(shù)據(jù)調(diào)成DQS和CK之間的關(guān)系。
在這種調(diào)整中，存儲器控制器可以對DQS信號可調(diào)整的延時，來與時鐘信號的上升邊沿對齊。
控制器不停對DQS進行延時，直到發(fā)現(xiàn)從0到1之間的跳變出現(xiàn)，然后DQS的延時通過這樣的方式被建立起來了，由此
