| 單價(jià)： | 面議 |
| 發(fā)貨期限： | 自買(mǎi)家付款之日起 天內(nèi)發(fā)貨 |
| 所在地： | 直轄市 北京 |
| 有效期至： | 長(zhǎng)期有效 |
| 發(fā)布時(shí)間： | 2023-12-16 02:56 |
| 最后更新： | 2023-12-16 02:56 |
| 瀏覽次數(shù)： | 188 |
| 采購(gòu)咨詢(xún)： |
請(qǐng)賣(mài)家聯(lián)系我
|
39.3 操作原理
該小段描述sensor接口的操作模式
CSI設(shè)計(jì)是為了支持普通的sensor接口時(shí)序以及CCIR656的視頻接口時(shí)序。傳統(tǒng)的CMOS傳感器典型使用SOF,HSYNC(消隱)，和PIXCLK信號(hào)
給Bayer或者YUV輸出。智能CMOS傳感器，一般在片上都有圖像處理，并且通常都支持視頻模式的傳輸，它們使用了內(nèi)嵌的時(shí)序編碼來(lái)取代了SOF和BLANK信號(hào)。
該時(shí)序編碼依據(jù)的標(biāo)準(zhǔn)就是CCIR656.
39.3.1 門(mén)選通時(shí)鐘模式(Gated Mode)
VSYNC，HSYNC,以及PIXCLK信號(hào)采用的都是門(mén)選時(shí)鐘模式(脈沖門(mén))
一個(gè)幀通常都開(kāi)始于VSYNC的上升沿_||__,然后HSYNC信號(hào)開(kāi)始變高HIGH,并且hold高電平整行數(shù)據(jù)(line)。并且當(dāng)HSYNC信號(hào)是高電平的時(shí)候，
pixel clock才是合法的像素時(shí)鐘，Data數(shù)據(jù)就是每HSYNC高電平期間，每個(gè)pixel clock上升沿讀取的數(shù)據(jù)才是有效數(shù)據(jù)。當(dāng)HSYNC為低電平的時(shí)候
那么該行就結(jié)束了。pixel clock就是不合法了，并且CSI也停止從stream中接收數(shù)據(jù)。然后等待下一行的HSYNC重復(fù)開(kāi)始,最后重復(fù)VSYNC進(jìn)入下一幀。
39.3.2 非門(mén)選通時(shí)鐘模式(non-Gated Mode)
該模式下，只有VSYNC和pixel clock兩個(gè)信號(hào)使用到，HSYNC是被忽略的。
該模式下，總的時(shí)間是和gated mode一樣的,區(qū)別只是在于HSYNC信號(hào)。HSYNC是被CSI忽略的，所有的pixel clock時(shí)鐘所表示的數(shù)據(jù)都是合法的，
其實(shí)區(qū)別就是Gate模式的pixel clock是一直開(kāi)著的，而該模式下是和HSYNC同步進(jìn)行了與門(mén)的操作，只保留了有效數(shù)據(jù)的pixel clock.所以pixel clock
在非法數(shù)據(jù)時(shí)候是低電平。
